C協(xié)議學(xué)習(xí)筆記
“移植”的重要性：并非所有的電路都得自己設(shè)計(jì)，到了一定階段，“移植”也是一種學(xué)習(xí)能力。——CrazyBingo
轉(zhuǎn)眼間期末又到了，最近開始了所謂的期末總預(yù)習(xí)，比賽最終還是把作品交了，也算是對(duì)自己這學(xué)期一個(gè)交代了吧，感覺不總結(jié)出來(lái)總是少點(diǎn)什么，所以還是在努力一把，熬夜把之前的東西整理出來(lái)吧。Bingo說的“移植”是一種能力，但是完全拿別人的代碼拿來(lái)用不加以思考和學(xué)習(xí)，那樣是沒有意義的，這學(xué)期就是因?yàn)椤耙浦病钡奶嗔?，才感覺學(xué)到的很零散不系統(tǒng)。學(xué)習(xí)的過程本來(lái)就是一個(gè)非?？菰锏倪^程，不能總想著得到。之前看了許多文章，在尋找FPGA的前途是什么，到頭來(lái)還是沒一探出個(gè)究竟，還不如堅(jiān)持內(nèi)心，做自己想做的，學(xué)自己想學(xué)的，學(xué)知識(shí)的方法是相通的，想太多只能說是有點(diǎn)浮躁，寫博客可以說不失為一個(gè)讓人靜心的好方式，即使沒營(yíng)養(yǎng)有怎樣，我的博客我喜歡你能把我怎樣。
IIC協(xié)議：
主機(jī)：初始化總線的數(shù)據(jù)傳輸并個(gè)允許傳輸?shù)臅r(shí)鐘信號(hào)器件。
從機(jī)：任何被尋址的器件都被認(rèn)為是從機(jī)
SCL時(shí)鐘線SDA 數(shù)據(jù)線
起始位：SCL為高電平，SDA下降沿
結(jié)束位：SCL高電平，SDA為上升沿
總結(jié)：當(dāng)scl為高電平的時(shí)候，sda為出現(xiàn)下降沿為start位，當(dāng)生成了為低電平的時(shí)候，sda出現(xiàn)上升沿為stop位，所以在scl為高電平的時(shí)候sda應(yīng)該保持穩(wěn)定不能隨意亂動(dòng)。
寫入數(shù)據(jù)狀態(tài)
